1. 프로그램 목적
- 창의융합형 차세대반도체 실무자 양성을 위한 기초지식 배양
- 반도체 전체 공정에 대한 교육을 통한 실무 기초역량 발달
- 컨소시엄 대학 학생들의 반도체 분야 흥미 및 교육수요에 기반하여 교육 제공
- 차세대 반도체 기술에 대한 이해 및 기술의 확산
2. 세부 사항
|
교육기간 |
기초교육 : 2025년 6월 27일(금) ∼ 7월 5일(토) (45H 교육) 심화교육 : 2025년 7월 7일(월) ∼ 7월 11일(금) (30H 교육) |
|---|---|
|
교육장소 |
기초교육 : ZOOM 교육 심화교육 : 인하대학교 60주년기념관 108호 및 ZOOM |
|
주 최 |
차세대반도체 컨소시엄 (인하대, 명지대, 공주대) |
|
주 관 |
인하대학교 공학교육혁신센터, 인하대학교 대학일자리플러스센터 |
|
후 원 |
산업통상자원부, 한국산업기술진흥원 |
|
대 상 |
차세대반도체 컨소시엄 3개 참여대학 공학계열 2∼4학년 재학생 |
3. 모집대상 및 교육관련 안내
|
인 원 |
12명 (전체 50명, 3개 참여대학(주관포함)에서 각 26∼12명 추천) |
|---|---|
|
대 상 |
2025-1학기 기준 공과대학 재학생 (전공 제한없음) |
|
교육주제 |
- 반도체 입문, 소자 및 공정 |
|
참가신청 |
차세대반도체 컨소시엄 홈페이지(http://ngscc,kr/신청및설문조사 /신청서, 프로그램에서 반도체 공정 이론 교육(기초, 심화)) |
|
신청방법 |
- 신청기간 : 25.6.11(수) ∼ 20(금) 자정 (자정이후 신청 불가) - 선정발표 : 25.06.23(월) 개별 통보 |
|
단 기 실습교육 |
- 교육주제 : 클린룸 견학 및 공정 체험 - 교육기간 : 추후 공지 - 교육인원 : 추후 공지 (전년도 기준 각 회차당 12명 교육) |
|
기타사항 |
- 반도체 공정 이론 기초, 심화 각각 신청해야 함 - 반도체 공정 이론 기초, 심화 중 선택적으로 신청 가능 - 반도체 공정 이론 기초, 심화 모두 신청한 경우 우선 선발 고려 - 80%이상 출석 우수자, 컨소시엄 단장 명의의 수료증 발급 - 최종 테스트를 통해 클린룸 실습 교육과정 대상자 선발 |
4. 기타사항
|
참 가 자 지원사항 |
교육비/숙박비 공학교육혁신센터에서 지원 (주말제외) 교통비/식비 : 개별 부담 |
|---|---|
|
기타사항 |
- 개인위생용품 각자 지참, 교육기간중 다중이용시설 이용 자제 - 준비물 : 여벌옷, 개인용품, 개인 상비약 등 - 숙소 : 브라운도트호텔 송도 (예정, 변경될 수 있음) |
5. 세부일정
가) 이론 교육
|
일시 |
강사 |
분류 |
세부내용 |
기타 |
|---|---|---|---|---|
|
6.27.(금) 10시 ∼ 18시 |
유재영 |
반도체 산업 트렌드 |
메모리 vs 파운드리 반도체 산업 |
대면 |
|
삼성전자, SK하이닉스 주요제품 |
||||
|
Value Chain과 기업 유형 |
||||
|
반도체 제품별 분류 |
||||
|
반도체 입문 |
반도체란 무엇인가? |
|||
|
반도체 제조 Process |
||||
|
6.30.(월) 10시 ∼ 18시 |
반도체 소자기초 |
소자의 4가지 기본이론 |
||
|
Diode, BJT, MOSFET 정리 |
||||
|
MOSFET 정의, 소자, Ideal MOS Capacitor |
||||
|
Short Channel effect 및 주요 ISSUE |
||||
|
FET 구조와 BJT |
||||
|
트랜지스터 응용, 실제 소자 제작 및 구성 |
||||
|
DRAM, SRAM, Flash Memory |
||||
|
7.1.(화) 10시 ∼ 18시 |
이강완 |
반도체 제조공정 및 플라즈마 |
반도체 제조공정 개요 |
|
|
반도체 웨이퍼, 클린룸 등 |
||||
|
Plasma 기초, 형성방법 |
||||
|
기체 분자 운동론과 Vacuum |
||||
|
7.2.(수) 10시 ∼ 18시 |
반도체 공정 Photolithography |
Photolithography의 기초 |
||
|
EUV 등 주요 공정 기법 |
||||
|
Photolithography 설비와 구성 요소 |
||||
|
Next Generation Photolithography |
||||
|
반도체 공정 Etching |
Etch Process |
|||
|
Dry Etch vs. Wet Etch 이해 및 설비 |
||||
|
7.3.(목) 10시 ∼ 17시 |
반도체 공정 Deposition |
Thin Film Process 이해 |
||
|
PVD(Physical Vapor Depostion) 이해 및 공정 |
||||
|
CVD(Chemical Vapor Depiostion) 이해 및 공정 |
||||
|
반도체 전공정 Oxidation, Ion Implant Metal, CMP, Cleaning |
산화공정 이해 |
|||
|
이온주입공정 이해 |
||||
|
배선공정 이해 |
||||
|
CMP 공정 이해 |
||||
|
CMP 공정 - 장비 |
||||
|
세정공정 이해 |
||||
|
세정공정 - Cleaning Chemical (SC1, Zeta Potentail, DHF 등) |
||||
|
7.4.(금) 10시 ∼ 17시 |
반도체 후공정 (기초) |
EDS Test(Wafer Test) |
||
|
Packaging 공정 |
||||
|
Final Test |
||||
|
7.5.(토) 10시 ∼ 17시 |
후니훈 |
반도체 직무특강 |
반도체 평가 및 분석(10시~11시 30분 / 1.5시간) |
비대면 |
|
반도체 설비 기술(11시 30분 ~ 13시 / 1.5시간) |
||||
|
세미오 |
||||
|
반도체 공정 기술(14시 ~ 15시 30분 / 1.5시간) |
||||
|
강 혁 |
||||
|
반도체 공정 설계(15시 30분 ~ 17시 / 1.5시간) |
나) 심화 교육
|
일시 |
강사 |
분류 |
세부내용 |
기타 |
|---|---|---|---|---|
|
7.7.(월) 10시 ∼ 18시 |
유재영 |
반도체 데이터분석 |
MI(Mesurement & Inspection)개요 |
대면 |
|
반도체 계측 |
||||
|
SEM과 TEM 원리 |
||||
|
SEM - EDX 원리 |
||||
|
XRD 원리 |
||||
|
RAMAN 원리 |
||||
|
7.8.(화) 19시 ∼ 22시 |
강 혁 |
반도체 공정 트렌드 |
반도체 전공정 트렌드 |
비대면 |
|
7.9.(수) 10시 ∼ 18시 |
문병기 |
디지털 vs 아날로그 회로설계 |
설계 Flow |
대면 |
|
Transistor 종류(Layout) / 수동 소자 소개 |
||||
|
디지털 회로 : 논리gate 및 memory 소개 |
||||
|
디지털 회로 Vs, 아날로그 회로 영역 비교 (디지털 기본 ( Decoder 설계 및 RC delay)) |
||||
|
아날로그 회로 : Amp, Reference, OP-AMP 응용 및 설계 |
||||
|
OP-AMP 설계 방법 |
||||
|
CIS / SOC 소개 |
||||
|
Chip 설계 방법 |
||||
|
7.10.(목) 10시 ∼ 18시 |
유제규 |
반도체 측정/계측 |
MI(Mesurement & Inspection)개요 |
|
|
반도체 계측 |
||||
|
SEM과 TEM 원리 |
||||
|
SEM - EDX 원리 |
||||
|
XRD 원리 |
||||
|
RAMAN 원리 |
||||
|
7.11.(금) 10시 ∼ 17시 |
반도체 후공정 심화 |
HBM (High Bandwidth Memory) 개요 |
||
|
TSV (Through Silicon Via) 기술 |
||||
|
범프 (Bump) 공정기술 (Solder Ball Bump, Au bump, Cu-Pillar Bump) |
||||
|
본딩 (Bonding) 공정기술 (MR-MUF, TC-NCF, 하이브리드 본딩) |
||||
|
TSV 적용 패키징 기술 (2.5D, 3D) |
||||
|
칩렛 (Chiplet) 패키징 기술 |
※ 상기 커리큘럼 내용 및 일정은 진행 상황에 따라 변동될 수 있음
5. 문의
- 공과대학 공학교육혁신센터 ECC 사무실 (031-330-6326, 6355)
2025. 6.
공학교육혁신센터장