1. 교육 목적
- 고속 동작 및 고주파 설계 분야의 ADS, HFSS 등의 다양한 소프트웨어 활용 지식 습득을 통한 실무 역량 향상
- 반도체 회로 시스템 고속 동작시의 신호 품질에 관한 계측 분석 및 시뮬레 이션 교육을 통해 차세대 반도체 특성화 분야 인력 양성
- 회로를 직접 구성하고 입출력을 측정하여 이론으로 배운 기초 지식에 대한 이해를 향상하고 응용 능력을 함양
2. 추진내용
|
교육기간 |
2025년 6월 23일(월) ∼ 26일(목) (3박 4일) |
|---|---|
|
교육장소 |
국립공주대학교 천안공과대학 공학관 강의실 |
|
주최/주관 |
인하대학교 공학교육주관대학, 공주대학교 공학교육혁신센터, 명지대학교 공학교육혁신센터 |
|
후 원 |
산업통상자원부, 한국산업기술진흥원 |
|
대 상 |
차세대반도체 컨소시엄 3개 참여대학 공학계열 재학생 |
3. 참가인원 및 교육관련 안내
|
인 원 |
6명 (전체 20명, 3개 참여대학(주관포함)에서 각 6∼7명 추천) |
|---|---|
|
대 상 |
2025-1학기 기준 공과대학 재학생 (전공 제한은 없으나, 기본적인 전자기학, 회로이론에 대한 이해 가 필요함) |
|
참가신청 |
차세대반도체 컨소시엄 홈페이지(http://ngscc,kr/신청및설문조사 /신청서, 프로그램에서 컨소시엄 반도체 회로해석 실습교육) |
|
신청방법 |
- 신청기간 : 25.6.10(화) ∼ 16(월) 자정 (자정이후 신청 불가) - 선정발표 : 25.06.17(화) 개별 통보 |
|
참가혜택 |
- 교육기간중 숙박, 식대(중식), 다과 제공 - 교통비, 식대(조식, 석식) 참가학생 개인 부담 - 교육과정 완료시 수료증 발급 |
|
기타안내 |
- 개인위생용품 각자 지참, 교육기간중 다중이용시설 이용 자제 - 준비물 : 여벌옷, 개인용품, 개인 상비약 등 - 숙소 : 별도 숙박시설 (2인 1실 사용) |
4. 세부일정
|
일자 |
시간 |
교육 |
강좌명 |
학습목표 |
|---|---|---|---|---|
|
6/23 (1일차) |
09:00 ∼ 18:00 |
8 |
CPU-DRAM 계측 분석 시뮬레이션 교육 Ⅰ |
반도체 회로 시스템과 신호품질 분석 |
|
6/24 (2일차) |
09:00 ∼ 18:00 |
8 |
CPU-DRAM 계측 분석 시뮬레이션 교육 Ⅱ |
신호 무결성 계측 및 분석 시뮬레이션 |
|
6/25 (3일차) |
09:00 ∼ 18:00 |
8 |
CPU-DRAM 계측 분석 시뮬레이션 교육 Ⅲ |
S-parameter 계측 및 분석 시뮬레이션 |
|
6/26 (4일차) |
09:00 ∼ 16:00 |
8 |
CPU-DRAM 계측 분석 시뮬레이션 교육 Ⅳ |
IBIS 계측 및 분석 시뮬레이션 |
|
합 계 |
30 |
|
|
|
※ 교육내용 및 일정은 진행상황에 따라 수정될 수 있습니다.
5. 문의
- 공과대학 공학교육혁신센터 ECC 사무실 (031-330-6326, 6355)
2025. 6.
공학교육혁신센터장